2016/05/12

シンプル・MOSFETプッシュプルアンプ;T2。 レギュレータシャットダウン時の不具合修正

T2パワーアンプは異常時にDC電源を0Vにしてアンプやレギュレータ自体を保護するようにしてます。

しかし、大きな問題があるのではとの鋭い指摘が手作りアンプの会、I氏よりありました。

シャットダウンの時、基準電圧をショートして落としますが、この時基準電圧と出力電圧を比較する小信号トランジスタに大きな電流が流れるのではないか?
というものです。

早速シミュレーションしてみますと驚くことに、このベースエミッタ間のPN接合にピークで700mAものパルス電流が流れてます。
2SA1015などはIb maxが50mAですからこの10倍以上が流れる計算です。

これまで20回程度はシャットダウンさせてますからこれまで壊れてないのが不思議。

ともあれ対策をしないと、保護回路が壊れて保護できないというような笑い話になってしまいます。

困った時のLTSPICE頼み。

色々な方策を考えましたが結果的に最良の方策としてピーク電流制限の為に抵抗をいれることにしました。
CFBレギュレータ シャットダウン時の
各部波形

上図、MOS スイッチ 2N7002のドレインに入っている470Ωがそれです。
シミュレーションでは レギュレータが20V 10A出力で稼働中に外部からV2パルス電源の5Vステップ電圧が入った時どうなるかいう想定で実行させています。

このスイッチがオンになると、ここに出力コンデンサの放電電流が一気に流れ込みますが、470Ωで2SA1015の最大ベース電流の範囲内であるピーク45mA迄抑える事ができます。又、レギュレータ出力電圧も電流もシャットダウンによりゼロまで落とすことができました。

レギュレータの外部につける抵抗ですから、稼働時にはノイズ、出力インピーダンスなども一切影響を受けません。

早速、実機に取り付けました。

保護ラッチ回路部品面
手順3迄の図
保護ラッチ回路パターン面
(上図の反転)
青;裸線
黄;絶縁線


ここでこの絵について、少し説明を、

このボードは異常が起こったときその状態を保持するラッチ部分だけの回路で、DCオフセット検出は別になってます。

面倒くさがりなので基板作りは敬遠してますが、そうばかりは言ってられないので編み出したのが、小規模なユニバーサル基板を簡単に作る技です。
  1. 回路を見ながら後で配線が楽になる様、最良の動作ができるようにに部品をユニバーサル基板に植えていく。
  2. 写真を撮り、ソフト「ペイント」 で曲線を選択し、配線を描いていく。裸線と絶縁線は色を変えておく。
  3. 部品名やピン名も必要に応じ記入する。Saveする。
  4. 左右反転により裏面から見た状態にしファイル名を変えてSaveする。
  5. この反転済みの絵を見ながら配線をする。
これまで手書きで鉛筆と消しゴムでやってました。
この難点は修正が面倒というのがありますが慣れれば結構速くできます。

話を戻して、この電流制限抵抗を2個載せました。2N7000とZVP3310AのドレインとVref+とVref-の間に、ここでは200Ωを試験的に載せてます。

シミュレーション上ではこの抵抗は1KΩ程度までOKでしたので470Ωでも問題ないでしょう。

保護回路のテストはいつもの様にアンプの入力にテスターをΩレンジにしてリードからの直流電圧を入れました。

作動OKでした。 やれやれ。




2 件のコメント:

  1. 岩野@中野です。
    シュミレーション及び、対策を、ご苦労様でした。
    当方も、このPch,Nchのラッチ式のT2式保護回路は非常に興味深い回路で便利だと思って、非常に参考にさせていただいて、
    T2アンプの基板化の準備を進めております。
    当方が思う利点としては
    1.回路構成がシンプルで、部品点数が少なく、ディスクリートで組みやすい
    2.回路が両電源で作動している保護回路なので、保護起動の条件が入れやすいので、+-電源のシャットオフの入力や、出力の応用が利く
    3.オフセット検出が、ベース入力なので、+-での回路が同一であり、又、入力電流が少なくて済むので、高感度にできる

    当方での応用回路では、保護状態の起動で、定電圧電源の出力を切る方法ですが、基準電圧をGNDに引っ張る方式でなく、
    以前の回路のフォトカプラで、電源出力段のFETのGS間をショートさせる方式にしようと、回路図を変更してます。

    もう一点、気になったのが、保護回路の解除のプッシュスイッチですが、押しっぱなしにした場合の動作で、
    電源が起動し、何らかの不具合でアンプの出力にDCオフセット発生している場合に、
    保護回路が起動できないが、電源は出力を続ける状態がおきそうです。
    又、この状態で、+オフセットが入力時は、検出トランジスタのQ15か、Q17にベース電流xHfe倍のコレクタ電流も流れ続けそうです。
    当方での安易な対策案は、リセットスイッチに、直列にコンデンサを入れて微分して、
    パルスでラッチ解除する方法にしようかと考えてます。

    返信削除
    返信
    1. 岩野さん、コメントありがとうございます。
      MOSラッチはSMDのMOSFET、BSS138,BSS84 だと秋月で何れも25個で200円と安いので仕入れました。小さいので基板が無いと使いにくいのでこれらも使える用になればいいなと思ってます。
      シャットダウンの方式と絡めてレギュレータの構成はSIT 2SK70/2SJ20を使ったT2 SITアンプでも使えるようにと思ってますのでバイアス電源と比較し遅刻早退あるいは同時での起動停止が出来る事が条件で考えてます。
      ラッチのパルスリセットはいいアイデアですね。確かにそうしないとやばいことがありそうです。 ぐるぐると因果はめぐる。

      削除