2015/04/22

CFB LDOレギュレータ 負帰還の安定性解析 ID:40qwqq

CFB LDOレギュレータの出力コンデンサはこれまで100uFから330uf の低ESR(直列抵抗)であるOSコンを使用してきました。

理由はSPICEによるトランジェント解析や、AC解析での動作シミュレーションでも、そして実測でもその位が丁度、良かったからです。

つまり、現物合わせです。 理論ではなかった。。。。。(汗)

負帰還の安定性について理論付けをしようとしたのですが、CFB、電流帰還であるLDOレギュレータと言うことで全く先例が無く、ループゲインの周波数特性は?ポールは何処にあるか?など判らないところだらけで、浅学のテツはこれまで手を持て余してました。

回路を公表したので何とかしなくちゃとこのたび安定性解析を始めました。

やり方は、回路シミュレータを用い何が何処に影響しているかの確認をしながら、理論(理屈)を導き出すという方法です。

ループ電流ゲインのシミュレータでの測定


電圧帰還の場合は出力と帰還回路の間に直列に信号源を入れてその前後の電圧比を見ればループ(電圧)ゲインが求まります。
しかし、このCFB LDOレギュレータは電流帰還なのでループ電流ゲインを求める必要があります。

色々調べたところミドルブルック法というループ電圧ゲインとループ電流ゲインを同時に求める方法を見つけました。
http://www.tij.co.jp/jp/lit/an/jaja097/jaja097.pdf

この方法から電流ゲインを求める方法だけを取り出して;


駆動用AC電流源、I7と電流検出用の電圧源、V6とV5をドレインに追加し、Spice のAC解析後V6とV5に流れる電流の比が電流ゲインになるので測定してみました。









見事に電流ゲインが左のように求まりました。
74dbあり、-3dbポイントより第1ポールは40Hzにあり、以後はほぼ単調に20db/decで落ちてゲイン0dbの時の位相は-88度と充分な余裕があることが判りました。

位相もー90度近辺にあり問題ありません。




続いてパラメータを色々変えてこのグラフからCFB LDOを回路解析していくと次のような事が判明しました。
  1. 2個のPoleと1個のZeroがある。
  2. 低域ポールは出力コンデンサとベース入力インピーダンスと帰還抵抗の和で出来ている。  つまり1/(2πx330uFx(6.7+5))==>41Hzにある。(ロードポールかつドミナントポール)。 6.7ΩはIc=4mA時のベース接地入力抵抗(26mΩ/Ic(mA)
  3. 中域に出力トランジスタによるポールがある。 62KHz辺り。(パワーポール)
  4. 出力コンデンサのESRと容量で出来るZEROが1/(2πx330uFx10mΩ)==>48KHzにある。

これらをまとめると一般的なLDOレギュレータのポール配置や安定性の確保のテクニックをこのCFB LDOでも同様に使って安定になっているのが分かりました。 

通常のLDOと違っているのは

低インピーダンスの電流帰還なのでロードポールを大容量の出力コンデンサで生成し、かつそのESRとで作るZEROでパワーポールを打ち消して帰還回路の安定性を確保している。

ということでしょう。


だから何なのといわれそうですが。。。(汗)

普通のLDOレギュレータはOSコンのような低ESR品を入れると不安定になり発振してしまいます。出力コンデンサのESRはレギュレータの高域インピーダンスそのものになるので下げられないと困りますよね。
 
ところで参考にし、かつ用語の統一性を図ったのはTIのレギュレータの安定性についてのWhite Paperです。

0 件のコメント:

コメントを投稿